第2章MCS51单片机硬件结构.ppt

《第2章MCS51单片机硬件结构.ppt》由会员分享，可在线阅读，更多相关《第2章MCS51单片机硬件结构.ppt（35页珍藏版）》请在课桌文档上搜索。

1、第2章 MCS-51单片机硬件结构,【学习目的和要求】,第二章 MCS-51单片机硬件结构,了解MCS-51单片机的内部结构、单片机的工作过程；熟炼掌握累加器、程序状态字寄存器、程序计数器、堆栈指针、数据指针寄存器、特殊功能寄存器的特点及应用；掌握MCS-51单片机的存储器分配、结构特点和引脚功能；熟悉单片机的时钟电路、复位电路及指令时序。,按功能可分成8个部件，通过片内单一总线连接起来,1.微处理器,2.数据存储器,3.程序存储器,4.I/O口,5.串行口,6.定时/计数器,7.中断系统,8.特殊功能寄存器,控制方式：SFR对各功能部件集中控制,片内总线,2-1,2.1基本结构,第二章 MC

2、S-51单片机硬件结构,2.1.2 芯片特性,MCS-51系列单片机按芯片特性可分为基本型和增强型51子系列是基本型，而52子系列是增强型,第二章 MCS-51单片机硬件结构,2.2 封装及引脚,40个引脚的双列直插式（DIP）封装形式44个引脚方形封装方式（有4个空脚）,第二章 MCS-51单片机硬件结构,逻辑符号,控制引脚,并行I/O口引脚,电源及时钟引脚,2.2.1电源及时钟引脚,MCS-51单片机P3口的第二功能,从功能和用途方面内部数据存储器可以分为3个区域：工作寄存器区、位寻址区、堆栈和数据缓冲器区,第二章 MCS-51单片机硬件结构,内部数据存储器,RS1 RS0 所选的4组寄存

3、器 0 0 0区（内部RAM地址00H07H）0 1 1区（内部RAM地址08H0FH）1 0 2区（内部RAM地址10H17H）1 1 3区（内部RAM地址18H1FH）,P0口内部结构,P0口,写数据,读端口,P1口,第二章 MCS-51单片机硬件结构,P2口,P3口,P0P3端口功能总结使用中应注意的问题：P0P3口都是并行I/O口，但P0口和P2口还可用来构建 数据总线和地址总线，故电路中有一个MUX，进行转换 而P1口和P3口无构建系统的数据总线和地址总线的功能 因此，无需转接开关MUX只有P0口是一个真正的双向口，P1P3口都是准双向口 原因:P0口作数据总线使用时，为保证数据正确

4、传送，需解决芯片内外的隔离问题，即只有在数据传送时芯片内 外才接通；否则应处于隔离状态。为此，P0口的输出缓冲 器应为三态门。P3口具有第二功能。因此在P3口电路增加了第二功能控 制逻辑。这是P3口与其它各口的不同之处。,2.6 时钟电路与时序,时钟电路是单片机的心脏，它用于产生单片机工作所需要的时钟信号，使电路应在统一的时钟信号控制下严格地按时序进行工作。时序是指令执行过程中各信号之间的相互时间关系。,第二章 MCS-51单片机硬件结构,2.6.1 时钟电路,内部时钟方式外部时钟方式大多数单片机应用系统采用内部时钟方式,第二章 MCS-51单片机硬件结构,内部时钟方式内部有一个用于构成振荡器

5、的高增益反相放大器其输入端：XTAL1，输出端：XTAL2。C1和C2典型值通常选择为30pF左右。晶体的振荡频率在1.2MHz12MHz之间。,第二章 MCS-51单片机硬件结构,内部时钟,外部时钟方式常用于多片MCS-51单片机同时工作。HMOS和CHMOS两种单片机的外部时钟信号接入不同：外部振荡信号源接XTAL1，不接XTAL2；CMOS芯片可在软件的控制下使振荡器停振，芯片处于失电保持状态。,第二章 MCS-51单片机硬件结构,HMOS型单片机的外部脉冲源接入法,CHMOS型单片机的外部脉冲源接入法,1、时钟周期单片机的基本时间单位。若时钟的晶体的振荡频率为fosc，则时钟周期 To

6、sc=1/fosc。如fosc=6MHz，Tosc=166.7ns。2、机器周期CPU完成一个基本操作所需要的时间是衡量指令或程序执行速度的最小单位，每个机器周期完成一个基本操作。MCS-51单片机每12个时钟周期为一个机器周期。,2.6.2 指令周期与机器周期,一个机器周期又分为6个状态：S1S6。每个状态又分为两拍：P1和P2。因此，一个机器周期中的12个时钟周期表示为：S1P1、S1P2、S2P1、S2P2、S6P2。,3、指令周期CPU取一条指令至该指令执行完所需时间执行一条指令时，可分为取指令阶段和指令执行阶段 取指令阶段，PC中地址送到程序存储器，并从中取出需要执行指令的操作码和操

7、作数。指令执行阶段，对指令操作码进行译码，以产生一系列控制信号完成指令的执行。ALE信号是为地址锁存而定义的，以时钟脉冲1/6的频率出现，在一个机器周期中，ALE信号两次有效（注意，在执行访问外部数据存储器的指令MOVX时，将会丢失一个ALE脉冲）,若外接晶振为12MHz，则单片机的四个周期的具体值为：时钟周期1/12MHz1/12s0.0833s 状态周期1/6s0.167s 机器周期1s 指令周期14s用于计算指令、程序的执行时间，以及定时器的定时时间,CPU的时序（时钟周期、状态周期、机器周期）,2.6.3 典型指令的时序,MCS-51单片机共有111条指令，全部指令按其指令长度可分为单

8、字节指令、双字节指令和三字节指令。执行这些指令所需的机器周期数目是不同的，概括起来共有以下几种情况：单字节单机器周期指令、单字节双机器周期指令双字节单机器周期指令、双字节双机器周期指令三字节双机器周期指令和单字节四机器周期指令,第二章 MCS-51单片机硬件结构,2.6.3 典型指令的时序,2.7 工作方式,复位程序执行单步执行掉电保护低功耗EPROM编程和效验,第二章 MCS-51单片机硬件结构,2.7.1复位方式,第二章 MCS-51单片机硬件结构,1.复位操作的作用单片机的初始化操作，摆脱死锁状态。复位时，PC初始化为0000H，使单片机从0000H单元开始执行程序。除使PC清零外，复位

9、操作还对其它一些专用寄存器有影响另外，复位操作还对单片机的个别引脚有影响，例如会把ALE和 PSEN变为无效状态，即使ALE=0，PSEN=0。RST变为低电平后，退出复位状态，CPU从初始状态开始工作,MCS-51单片机的复位操作有两种方式：上电复位和上电按钮复位。,最简单的上电自动复位电路,上电按钮复位，有电平方式和脉冲方式两种。,程序执行方式是单片机的基本工作方式。由于复位后PC=0000H，因此程序执行总是从地址0000H开始。但是用户程序一般并不存在其中，故通常需要在0000H单元放一条无条件转移指令（如LJMP addr16），使程序转向实际的用户入口地址去执行。,第二章 MCS-

10、51单片机硬件结构,2.7.2程序执行方式,2.7.3 掉电保护方式,单片机系统在运行过程中，如发生掉电故障，将会使系统数据丢失，其后果有时是很严重的。为此，MCS-51单片机设置有掉电保护措施。其具体做法是：先把有用数据转存，然后再启用备用电源维持供电。,第二章 MCS-51单片机硬件结构,CHMOS工艺的MCS-51单片机（如80C51）有两种低功耗方式，即待机方式和掉电保护方式，是由专用寄存器PCON的有关位来控制的。其中：SMOD 波特率加倍位，在串行通信中使用；GF0 通用标志位；GF1 通用标志位；PD 掉电方式位，PD=1，则进入掉电方式；IDL 待机方式位，IDL=1，则进入待

11、机方式。要想使单片机进入待机方式或掉电保护方式，只要执行一条能使IDL或PD位为“1”的指令就可以了。,第二章 MCS-51单片机硬件结构,2.7.4 低功耗方式,本章小结,本章重点讨论了MCS-51单片机的内部结构和工作原理它由一个8位CPU、128B内部RAM、21个特殊功能寄存器、4个8位并行I/O口、两个16位定时器/计数器、一个中断系统、一个串行I/O接口和时钟电路等组成。单片机的内部工作寄存器分为4组，每组寄存器编号分别为R0R7，用程序状态字中的RS1和RS2的编码来区分组号。,第二章 MCS-51单片机硬件结构,本章小结,MCS-51单片机有三个不同的存储空间分别是64KB的程

12、序存储器（ROM）、64KB的外部数据存储器（RAM）和128B的片内RAM，用不同的指令和控制信号实现对各存储空间的操作。,第二章 MCS-51单片机硬件结构,本章小结,MCS-51单片机的特殊功能寄存器有：累加器A、程序状态字PSW、堆栈指针SP、数据指针DPTR和程序计数器PC等，它们都有特殊的功能和用途。,第二章 MCS-51单片机硬件结构,本章小结,MCS-51单片机的4个I/O端口有不同的结构P0口是数据总线和低8位地址线分时复用口，P1口是通用的I/O接口，P2口是高8位地址线，P3口常用于第二功能。在不扩展外部存储器的情况下，这4个I/O口均可作为通用的I/O接口使用，这时它们都是准双向口。在CPU的时序中，有振荡周期、时钟周期、机器周期和指令周期之分。每一种周期都有其不同的意义。单片机的复位电路有几种，应根据具体使用情况而定。,第二章 MCS-51单片机硬件结构,