数字电子钟设计说明.doc

《数字电子钟设计说明.doc》由会员分享，可在线阅读，更多相关《数字电子钟设计说明.doc（12页珍藏版）》请在课桌文档上搜索。

1、. .摘要数字电子时钟实际上是一个对标准频率1HZ进行计数的计数电路。设计一个有时、分、秒23小时59分59秒显示且有校时功能的电子表。它由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成,石英晶体振荡器产生的信号经过分频器作为秒脉冲,秒脉冲送入计数器计数,计数结果通过时 、分、秒译码器显示时间。数字电子时钟还具有报时、日历系统、闹钟系统等功能。数字钟已成为人们日常生活中必不可少的必需品,广泛用于个人家庭以及办公室等公共场所,给人们的生活带来极大的方便。设计数字电子时钟让我们把学习的理论应用于实践用于实际,来培养我们的综合分析和设计电路的能力。关键字数字钟；石英晶体振荡器；计数器；

2、显示器；译码器；校时电路目录综述41 设计目的62 设计容要求63 供参考选择的元器件64 数字电子钟的组成和工作原理74.1 数字钟的组成74.2 电子钟的工作原理74.2.1 石英晶体振荡器842.2 分频器84.23 计数器94.24 译码驱动电路104.2.5 数码管105 电路的校正与调试115.1 校时电路115.2 调试电路116 心得体会11参考文献13综述钟表的数字化给人们的生产和生活带来了极大的方便。而且大大的扩展了钟表原来的功能。诸如定时自动报警、按时自动打铃本设计采用的是石英晶体振荡器、分频器、计数器、显示器和校时电路组成。石英晶体振荡器的使用,使数字钟的精度和稳定性大

3、大提高。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。从此设计与制作数字电子钟的目的是了解数字钟的前提下,运用刚刚学过的数字知识设计与制作数字钟。而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。本设计采用的是十六进制计数器74LS161和十进制计数器74LS160,根据时分秒各个部分的不同功能,设计成不同进制。秒的各位,需要10进制计数器,十位需要6进制计数器计数到59时清零并进位。秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时,使计数器的小时部分清零,从而实现整体循环计时的功能。另外添加整点报时的功能,完善电子中

4、的设计所以,数字钟在我们日常生活中是不可或缺的。它具有走时准确,显示直观,无机械传动为了我们生活的质量更好,数字电子时钟的功能应该更全面,更实用7 / 121 设计目的1学习玩数字电子技术基础和模拟电子技术基础课程后,能够把理论用于实践,学习分析问题与解决问题。（2） 掌握数字电子时钟的设计、组装与调试方法。（3） 熟练集成电路的使用方法。（4） 提高电路布局、布线及检查和排除故障的能力。2设计容要求1设计一个有时、分、秒23小时59分59秒显示且有校时功能的电子表。2用中小规模集成电路组成电子钟,并在实验箱上进行组装,调试。3画出框图和逻辑电路图,写出设计、实验总结报告。4具有手动校时、校分

5、、秒功能,可以分别对时及分、秒进行单独校时,使其校正到标准时间。5计时过程具有报时功能。3供参考选择的元器件1七段显示器共阴极 6片 274LS48 6片74LS90 12片 4MHz石英晶体 1片574LS10,74LS00 10片 74LS04 1片74LS74 1片 电阻、电容、导线等4数字电子钟的组成和工作原理4.1 数字钟的组成数字钟是一个将 时,分,秒显示于人的视觉器官的计时装置。它的计时周期为24小时,显示满刻度为23时59分59秒,另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此,一个基本的数字钟电路主要由译码显示器、时,分,秒,星期计数器、校时电路、报时电路

6、和振荡器组成。干电路系统由秒信号发生器、时、分、秒、星期计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现。将标准秒信号送入秒计数器,秒计数器采用60进制计数器,每累计60秒发出一个分脉冲信号,该信号将作为分计数器的时钟脉冲。分计数器也采用60进制计数器,每累计60分钟,发出一个时脉冲信号,该信号将被送到时计数器。时计数器采用24进制计时器,可实现对一天24小时的累计。每累计24小时,发出一个星期脉冲信号,该信号将被送到星期计数器,星期计数器 采用7进制计时器,可实现对一周7天的累计。译码显示电路将

7、时、分、秒、星期计数器的输出状态送到七段显示译码器译码,通过七位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号,然后去触发一音频发生器实现报时。校时电路时用来对时、分、秒、星期显示数字进行校对调整的。4.2电子钟的工作原理它由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成,石英晶体振荡器产生的信号经过分频器作为秒脉冲,秒脉冲送入计数器计数,计数结果通过时 、分、秒译码器显示时间。如图4-1所示图4-1数字电子钟的基本逻辑功能框图4.2.1 石英晶体振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它被广泛应用于彩电、计算机、遥控器等

8、各类振荡电路中。它还具有压电效应：在晶体某一方向加一电场,晶体就会产生机械变形；反之,若在晶片的两侧施加机械压力,则在晶片相应的方向上将产生电场,这种物理现象称为压电效应。在这里,我们在晶体某一方向加一电场,从而在与此垂直的方向产生机械振动,有了机械振动,就会在相应的垂直面上产生电场,从而使机械振动和电场互为因果,这种循环过程一直持续到晶体的机械强度限制时,才达到最后稳定,这种压电谐振的频率即为晶体振荡器的固有频率。 用反相器与石英晶体构成的振荡电路利用两个非门G1和G2 自我反馈,使它们工作在线性状态,然后利用石英晶体JU来控制振荡频率,同时用电容C1来作为两个非门之间的耦合,两个非门输入和

9、输出之间并接的电阻R1和R2作为负反馈元件用,由于反馈电阻很小,可以近似认为非门的输出输入压降相等。电容C2是为了防止寄生振荡。例如：电路中的石英晶体振荡频率是4MHz时,则电路的输出频率为4MHz。42.2 分频器由于石英晶体振荡器产生的频率很高,要得到秒脉冲,需要用分频电路。例如,振荡器输出4MHz信号,通过D触发器74LS74进行4分频变成1MHz,然后送到10分频计数器74LS90,该计数器可以用8421码制,也可以用5421码制,经过6次10分频而获得1Hz方波信号作为秒脉冲信号。4.23 计数器1、60进制计数器 计数器按触发方式分类 计数器是一种累计时钟脉冲数的逻辑部件。计数器不

10、仅用于时钟脉冲计数,还用于定时、分频、产生节拍脉冲以及数字运算等。计数器是应用最广泛的逻辑部件之一。按触发方式,把计数器分成同步计数器和异步计数器两种。对于同步计数器,输入时钟脉冲时触发器的翻转是同时进行的,而异步计数器中的触发器的翻转则不是同时。 60进制计数器的工作原理 秒计数器电路与分计数器电路都是60进制,它由一级10进制计数器和一级6进制计数器连接构成,如图4所示,采用两片中规模集成电路74LS90串接起来构成的秒、分计数器。 IC1是十进制计数器,QD1作为十进制的进位信号,74LS90计数器是十进制异步计数器,用反馈归零方法实现十进制计数,IC2和与非门组成六进制计数。74LS9

11、0是在CP信号的下降沿翻转计数,Q A1和 Q C2相与0101的下降沿,作为分时计数器的输入信号,通过与非门和非门对下一级计数器送出一个高电平1在此之前输出的一直是低电平0。Q B2 和Q C2计数到0110,产生的高电平1分别送到计数器的清零R0, R0,74LS90部的R0和R0与非后清零而使计数器归零,此时传给下一级计数器的输入信号又变为低电平0,从而给下一级计数器提供了一个下降沿,使下一级计数器翻转计数,在这里IC2完成了六进制计数。由此可见IC1和 IC2串联实现了六十进制计数。其中：74LS90可二/五分频十进制计数器 74LS04非门 74LS00二输入与非门 2、24进制计数

12、器 小时计数电路是由IC5和IC6组成的24进制计数电路,当时个位IC5计数输入端CP5来到第10个触发信号时,IC5计数器自动清零,进位端QD5向IC6时十位计数器输出进位信号,当第24个时脉冲到达时,IC5计数器的状态为0100,IC6计数器的状态为0010,此时时个位计数器的QC5和时十位计数器的QB6输出为1。把它们分别送到IC5和IC6计数器的清零端R0和R0,通过7490部的R0和R0与非后清零,从而完成24进制计数。4.24 译码驱动电路译码是把给定的代码进行翻译,本设计即是将时、分、秒计数器输出的四位二进制数代码翻译为相应的十进制数,并通过显示器显示,通常显示器与译码器是配套使

13、用的。译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。4.2.5数码管数码管通常有发光二极管LED数码管和液晶LCD数码管,本设计提供的为LED数码管。根据以上容,设计出来数字电子钟的电路图如下：图4-2 数字电子钟电路图5 电路的校正与调试5.1 校时电路数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路,In1端与低位的进位信号相连；In2端与校正信号相连,校正信号可直接取自分频器产生的1HZ或2HZ不可

14、太高或太低信号；输出端则与分或时个位计时输入端相连。当开关打向下时,因为校正信号和0相与的输出为0,而开关的另一端接高电平,正常输入信号可以顺利通过与或门,故校时电路处于正常计时状态；当开关打向上时,情况正好与上述相反,这时校时电路处于校时状态。5.2 调试电路在实验箱上组装电子钟,注意,器件管脚的连接一定要准确,悬空端、清零端、置一端要正确处理,调试步骤和方法如下：（1） 用示波器检测石英晶体振荡器的输出信号波形和频率,晶振输出频率应为4MHz。（2） 将频率为4MHz的信号送入分频器,并用示波器检查各级分频器的输出频率是否符合设计要求。（3） 将1秒信号分别送入时、分、秒计数器,检查各级计

15、数器的工作情况。（4） 观察校时电路的功能是否满足校时要求。（5） 当分频器和计数器调试正常后,观察电子钟是否准确正常地工作。6心得体会通过这次对数字钟的设计与制作,让我了解了设计电路的程序,也让我了解了关于数字钟的原理与设计理念,要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样,因为,再实际接线中有着各种各样的条件制约着。而且,在仿真中无法成功的电路接法,在实际中因为芯片本身的特性而能够成功。所以,在设计时应考虑两者的差异,从中找出最适合的设计方法。我设计的数字钟是用数字电路技术实现时、分、秒计时的装置,具有整点报时功能。数字钟的时间周期为24小时,

16、数字钟显示时、分、秒,数字钟的时间对应现实生活中的时钟的一秒。具我在日常生活中的观察,数字电子钟设计成型后供扩展的方面很多涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。因此,与机械式时钟相比具有更高的可视性和精确性,而且无机械装置,具有更长的使用寿命,我认为研究数字钟及扩大其应用,有着非常现实和实际的意义。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。目前,数字钟的功能越来越强,并且有多种专门的大规模集成电路可供选择。但从知识储备的角度考虑,我主要设计的是以中小规模集成电路设计数字钟的一种方法。此次,设计数字钟就是为了了解数字钟的原理,从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时序电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。参考文献1 阎石.数字电子技术基础M.第五版.：高等教育,2006.52高吉祥.电子技术基础实验与课程设计.第二版.：电子工业,2005.23自美.电子线路设计实验测试.第二版.：华中科技大学,2000,74康华光.电子技术基础.：高等教育,20005邓元庆,贾鹏.数字电路与系统设计.：电子科技大学,2003