封装的作用及电子封装工程的地位.doc

《封装的作用及电子封装工程的地位.doc》由会员分享，可在线阅读，更多相关《封装的作用及电子封装工程的地位.doc（8页珍藏版）》请在课桌文档上搜索。

1、word封装的作用与电子封装工程的地位过去，人们对“封装技术的理解，仅限于连接、组装等，涉与的围很窄，且多以一般的生产技术来对待。随着电子信息产业的迅猛开展，“封装技术也逐步演变为“电子封装工程。在讨论电子封装工程的开展趋势时，需要摆脱旧观点的束缚，提高对其重要性的认识，应该将其视为实现高度多样化电子信息设备的一个关键技术，认真对待。电子封装的作用，简单说来有以下几点：(1)保证电子元器件正常工作，并引出其功能；(2)保证电子元器件之间信息的正常存取，并以功能块的形式实现其功能要求；(3)通过数个功能块之间的结合，构成系统装置并实现其功能；(4)便于人与机器系统之间的信息交流，即建立操作方便、

2、交换信息快捷的人机界面；(5)作为商品，通过封装实现附加的价值，以增强竞争力。上述(1)、(2)两条，作为电子封装的作用，人们早有认同，但是(3)(5)条，作为今后电子封装的目的，需要特别重视。电子封装涉与到广泛的工程领域。为了正确认识并分别把握决定上述封装作用的相应关键技术，一般是将封装的全过程分解为不同的阶段，或按不同的“级来考虑。划分阶段或分级的标准，如图1所示，是按实现不同的功能将封装划分为LSI芯片、封装、模块、系统装置等四个阶段，按目前国习惯分别称其为0级、一级、二级、三级封装。需要特别指出的是，电子封装的开展趋势是强调系统设计，即上述不同的封装阶段，由独立分散型向集中统一型，由单

3、纯的生产制造型向设计主导型进展。 本文中所讨论的半导体封装技术主要针对图1所示的0级封装和一级封装。前者涉与芯片外表的再布线(通过布线将LSI芯片外表的IO端子变换为平面阵列布置的凸点，以便与封装基板微互联)，形成焊料凸点或金凸点，以与形成凸点下金属化层(BUM)等；后者涉与到LSI芯片的封装，包括封装基板的材料、结构与制作，LSI芯片与封装基板的微互联，封装、封接技术等。半导体封装技术要承当上述电子封装作用的(1)、(2)两项，而随着电子设备向高速、高功能化与轻薄短小化开展，其对(3)(5)项所起作用也越来越大。半导体封装技术的现状与动向表1是最近和未来几年便携式通信设备性能进展与预测。前两

4、年还只有通信功能的手机，现在已成为集通信、摄像、照相、传输文字信息和图像信息于一身的现代综合型电子设备，今后几年性能还会进一步提高。表2是半导体芯片的性能预测，LSI的特性线宽即将进入亚01：Lm时代。为了将先进芯片的性能完全引出，以达到表1所示便携通讯设备的性能要求，半导体封装所起的作用今后越来越大。 如图2LSI封装形态的开展趋势所示，与传统QFP与TSOP等周边端子型封装(外部引脚从封装的四周边伸出)相对，BGA(ball grid array：球栅阵列)等平面阵列端子型封装(焊料微球端子按平面栅阵列布置)将成为主流。而且，在进入新世纪的二、三年中，在一个封装搭载多个芯片的MCP(mul

5、ti chip package：多芯片封装)甚至SiP(svstem in a package：封装系统或系统封装)等也正在普与中。 顺便指出，SiP是MCP进一步开展的产物。二者的区别在于，SiP中可搭载不同类型的芯片，芯片之间可以进展信号存取和交换，从而以一个系统的规模而具备某种功能；MCP中叠层的多个芯片一般为同一种类型，以芯片之间不能进展信号存取和交换的存储器为主，从整体来讲为多芯片存储器。半导体封装具有物理保护、电气连接、应力缓和、散热防潮、标准化规格化等功能。这些根本功能今后也不会变化，但所要求的容却是在不断变化之中。在满足上述要求的同时，达到价格与性能兼顾，从而实现最优化是十分重

6、要的。下面针对芯片保护、电气功能的实现、通用性与封装界面标准化、散热冷却功能这四个主要方面，简要介绍半导体封装今后的动向与主要课题等。21芯片保护伴随着LSI封装的小型化、薄型化，在封装这一层次上，正从严格的气密型封装向简易的树脂封装方向转变。伴随着封装尺寸的小型、轻薄化与各种叠层结构的进展，除了原来作为封装、保护芯片与保证可靠性的要求之外，其搭载在母板上的应力缓和与确保连接可靠性等成为越来越重要的课题。22电气功能的实现伴随着LSI芯片功耗的增加与高速化，保证恰当的信号波形输入输出、电源接地系统的稳定、EMI减小等的重要性日益突出。特别是，为保证电源接地系统的稳定，尽可能分别降低电感、直流电

7、阻、寄生电容等十分重要。关于信号布线，随着输入输出端子数增加，要求进一步缩短布线长度，实现阻抗匹配，降低寄生L、C、R等。为了实现上述要求，如图1所示，需要树立以设计为主导的战略观念，即，必须综合考虑LSI回路设计、封装设计以与搭载封装的母板设计等。23通用性与封装界面标准化预计会成为今后封装主流的平面阵列端子型封装，随着材料、结构等复杂多样化，仅靠原有的技术将难以胜任。例如，检查时平面阵列端子的电气接触技术，实装在母板上之后对连接部位的检查技术，薄形封装的拾取技术等都是需要解决的重要课题。今后，关于端子节距、封装尺寸、封装材料等与母板实装界面的标准化越来越重要，并已提到议事日程上来。24散热

8、冷却功能从今后的开展趋势看，几乎所有电子设备用LSI的功耗都会增加。LSI的功能约在2-3W以上时，需要在封装上增设散热片或热沉，以增加其散热冷却能力；在5-10W以上时必须采用强制冷却手段；从50W到100W以上是空冷技术的极限。这些动向，在新型封装开发中，也是必须考虑的课题。 主要半导体封装技术的开展趋势电子信息设备的规模和功能各式各样，其中所用LSI的功能、集成度各不一样。自然，LSI的端子数依所用对象不同而异。图3按高性能品、价格性能适中品、便携品、低价格品等四种类型，分别表示封装端子数都显示增加的倾向，其中高性能品更甚之。这是由于，随着LSI集成度(门数)增加，与其对应的端子数也必须

9、增加的结果。对于逻辑块来说，门数与输入输出端子数之间的关系服从Rent定律，即P=KG(1)式中，P为逻辑块连接的外部信号端子数，G为逻辑块的门数，K为比例常数，B为Rent常数。通过改变式中的常数，(1)式对于包括存储器在的各种LSI都是适用的。端子数是决定封装形态与实装方式的重要因素之一。应端子数不同，确定最优的封装形态是封装设计的重要容。图4是针对今后主要的半导体封的三种主要封装形态分别是超小型封装、超多端子封装、多芯片封装(MCP)。下面分别针对这三种封装的开展趋势，分别加以介绍。 31超小型封装表3给出超小型PKG领域的封装形态、适用的电子设备、技术动向与需要解决的课题等。作为封装对

10、象的芯片有存储器LSI、民用电子设备用LSI、便携电子的设备用LSI等。存储器LSI今后几乎全部在100端子以下开展；民用电子设备用LSI，随着芯片上系统(system on a chip：SOC)的开展，其端子数可大致控制在200-300以；便携电子设备用ESI，由于性能提高，端子数会增加，但由于受超小型化制约，端子数不会大幅度增加。 对端子数增加开展趋势的预测。图4中所示因此，超小型封装的端子数预计今后以300pin左右为主流。存储器芯片的尺寸，为了确保价格上的竞争力，会逐渐减小，量产水平的尺寸会控制在100mm2以下，40端子以下的封装，即使采用从周边伸出引脚的TSOP型，也不会造成封装

11、尺寸比芯片尺寸大得过多，因此采用BGA封装的优势并不大。但是，端子数更多时，为了实现芯片尺寸级PKG，采用平面阵列布置端子的BGA如此更为有利。即使在08mm端子节距下，100端子级采用BGA封装，其端子也可以布置在芯片正下方的围之。换句话说，实现真正芯片级的封装也是可能的。 对于逻辑LSI来说，中端子数(100-300pin)领域，过去采用OFP封装，其尺寸是相当大的，必须采用BGA封装。特别是端子数达3帕pin级时，即使采用08mm-0Smm节距，封装尺寸与芯片尺寸相比也是相当大的。因此，外部端子节距今后还会进一步缩小。特别是对于CSP封装来说，估计今后的端子节距会达到04mm-O3mm参

12、照图5)。为了同时对应多端子和小型化，从能获得更多的端子角度看，平面阵列布置端子的结构更有利。但是，从封装实装到基板角度看，相应于平面阵列布置端子的封装来说，加大了基板布线与布线引出的难度，基板必须采用积层多层板等。今后，封装在母板上实装性也会成为决定封装形式的因素之一。32超多端子封装表4给出超多端子型PKG领域的封装形态、适用的电子设备、技术动向与需要解决的课题等。OA(办公自动化)电子设备(中规模系统)用LSI已经达到500pin以上，而随着数据处理能力(带宽)的提高，信号端子数要增加，为防止噪声和方便供电，电源接地用端子数要增加，其结果，不久的将来预计1000端子级型将成为主流。而对于

13、高性能电子设备(高端系统)用LSI来说，由于性能最优先，估计端子数将达到3000-10000。超多端子封装之所以采用平面阵列型BGA，不仅是其可以适应多端子，而且对于高功耗和高速化都是有利的。如图6所示，今后不仅是高端系统，而且在OA(办公自动化)电子设备中，LSI间信号传输频率也会达到GHz领域，届时，IR(电流强度与电阻的乘积)降落问题，即电压降落问题与由布线造成的信号传输延迟都会明显表现出来。具体说来，随着电源电压降低功耗要增加(相当于每瓦功耗的电流增加)，由于布线微细化造成封装布线电阻增大，同步信号数增加并高速化(造成SSO噪声)，电源、GND电感问题更加明显，器件外布线造成的延迟、噪

14、声等都会成为问题。作为对策，必须竭力缩短元件与封装电源、GND线与信号线的长度，因此采用倒装芯片型BGA封装是最为有利的。此外，还必须考虑包括三维解析在的LSI输入、输出设计与封装设计等。33多芯片封装表5给出多芯片型PKG领域的封装形态、适用的电子设备、技术动向与需要解决的课题等。便携设备是适用于采用多芯片封装的重要领域之一。目前,在各类便携产品中正在积极采用MCP与各种类型的叠层封装。芯片叠层CSP，即将多个l_SI芯片叠层(stacked)，构成的CSP。1998年两芯片叠层CSP问世，1999年三芯片叠层CSP投入使用，2000年以后四芯片叠层CSP制品也达到实用化。芯片的微互连方式，

15、目前以引线连接(WB)为主流，凸点连接(f1中chip：倒装芯片)型也开始采用，今后这两种连接方式混合存在的情况将逐步增多。 芯片叠层CSP不仅是实装面积小、可实现轻量化，在功能方面，还可实现下一代大容量复合存储器，而且，通过将控制用LSI：快存储器、SRAM等封装于同一PKG中，也可以实现高功能系统LSI等，即达到与SoC(system on a chip：芯片上系统)同样的功能。今后，像这种将不同种类芯片混载于同一封装中，构成封装系统，或称之为系统封装的各种形态的SiP(system in a package)，将逐渐推广应用。图7给出多芯片封装的开展预测。为了尽快使SiP推广普与，需要开

16、发的关键技术主要有：(1)SiP设计环境、模拟环境的构筑。其中包括：平面布置图;信号输入、输出设计；热设计等。(2)SiP构造工艺技术。其中包括：微细多层布线技术；微细多端子微互连技术；芯片再布线、超薄型研磨、叠层、贴合技术等。(3)检查技术。其中包括：测试简易化技术；裸芯片检查技术；可靠性确保的检查方法等。这些项目的开发进展，必将对SiP的实用化起到促进作用。今后的课题图8表示半导体封装技术的开展动向，其与图4所示具有良好的一致性。从总的趋势讲，电子封装是图8表示半导体封装技术的开展动向向着轻薄小尺寸、高密度、高性能方向开展。 半导体封装今后的课题，不仅仅是封装自身的开发，搭载芯片的封装基板

17、与搭载封装的母板也需要进一步开发。目前看来，高密度布线板的微细化进展落后于半导体封装的开展进程。换句话说，伴随着LSI特征尺寸小的微细化与集成度的提高，布线板有点跟不上封装端子节距微细化与端子数增加的要求。例外，假如以308pin的封装尺寸和端子密度对比，采用OFP(O5mm节距)封装，端子密度为O15pinmm2，与其相对，采用BGA(05mm节距)，端子密度为304pinmm2，即端子密度提高20倍。因此，要求封装基板与母板的布线密度也必须相应提高。印制线路板行业的价格竞争激烈，基板厂家无力投入足够资金用于技术开发是基板技术革新相对较慢的根本原因。但即使如此，伴随CSP、BGA的普与，基于积层技术的进展，过去几年基板微细化技术开发还是取得了实质性进展。预计2003年以后，即使是母板，线宽线间距为30m30m，层间互连孔在50pm以下，孔盘直径为100pm的制品也会实现批量化生产。希望半导体封装厂家与基板厂家严密配合，以促进电子封装产业更快开展。8 / 8