第6章 组合逻辑电路.docx

第6章组合逻辑电路、学习目的。组合逻辑电路是数字电子电路的一个重要的组成部分，通过本章的学习要掌握组合逻辑电路的工作特点，掌握组合逻辑电路的分析方法和设计方法，同时进一步掌握常用的组合逻辑集成电路芯片的使用方法。既掌握其独立应用性，又为其在综合的电路系统中的应用打基础。二、内容概要。本章首先介绍组合逻辑电路的一般分析方法和设计方法；着重介绍了常用组合逻辑电路的基本工作原理及常用中规模集成组合逻辑电路的逻辑功能、使用方法和应用举例；还简要介绍了组合逻辑电路中的竞争及冒险现象及消除冒险现象的常用方法。三、学习指导。本章重点：组合逻辑电路分析和设计方法，编码原理和编码器的应用，译码原理和译码妻的应用，数据选择器的应用，竞争冒险的判别和消除方法。本章难点：编码器的应用，译码器的应用，数值比较器的应用。方法提示：对组合逻辑电路的分析设计要认真掌握，它是数字电路设计的一个基本功。对于各种功能的器件主要掌握其工作原理和外部连接方法。6、1概述教学要求o掌握组合逻辑电路和时序逻辑电路的概念o了解组合逻辑电路的特点及描述方法在数字系统中，根据逻辑功能特点的不同，数字电路可分为:组合逻辑电路和时序逻辑电路两大类。组合逻辑电路如果一个逻辑电路在任何时刻的输出状态只取决于这一时刻的输入状态，及电路的原来状态无关，则该电路称为组合逻辑电路，又称组合电路。如:逻辑门电路时序逻辑电路如果电路的任意时刻的输出不但取决及该时刻的输入,还及前一时刻的输出有关,则该电路称为时序逻辑电路,又称时序电路.如:触发器电路。组合逻辑电路的逻辑功能特点：没有存储和记忆的特点.。组合逻辑电路的组成特点：由门电路构成、无记忆元件、只存在输入到输出的通道。无反馈回路。组合逻辑电路的描述方法：逻辑表达式、真值表、卡诺图和逻辑图。6、2组合逻辑电路的分析方法和设计方法教学栗求o掌握组合逻辑电路的分析和设计的基本方法o熟练掌握表达式、真值表、卡诺图和逻辑图的表示方法及转换。组合逻辑电路分析：根据给定的逻辑图，找出输出及输入的关系，从而确定逻辑功能。组合逻辑电路设计，根据给出的实际问题，求出能实现这一逻辑要求的最简逻辑电路。一、组合逻辑电路分析方法1 .基本分析步骤：蛆合逻辑分析avi上图为第161页到162页基本分析方法2 .分析举例例题1：分析下图所示逻辑电路的功能。解：写出输出逻辑函数表达式为：Yl=ABY=YlC=ABC=ABC+ABC+ABC+ABC列出逻辑函数的真值表。将输入A、B、C值的各种组合代入上式中，求出输出Y的值。输入输出ABCY00000011010101101001101011001111逻辑功能分析。由真值表看出：在输入A、B、C三个变量中，有奇数个1时，输出Y为1,否则Y为0。因此，电路为三位判奇电路，又称为奇校验电路。例题2：分析右图所示逻辑电路的功能。并指出该电路设计是否合理。解：写出输出逻辑函数表达式为：Yl=ABY2三B+CY3=Y1-C=(AB)-CY4=Y2-A=B+CAY5=A+B+CY=Y3+Y4+Y5=(AB)-C+B+C-A+A+B+C化简后得：Y=ABC+ABC+ABC+ABC列出逻辑函数的真值表。将A、B、C各种取值组合代入最终表达式中，可得真值表。输入输出ABCY00010010010001111000101111011110逻辑功能分析。由真值表可看出，电路的A、B、C三个输入都为O或有偶数个1时，输出Y为1,否则Y为0。有时该电路为三位判偶电路，又称偶校验电路。这个电路使用门的数量太多，设计并不合理,可用较少的门电路来实现。二、组合逻辑电路设计方法1 .基本设计步骤:组合建疆电路渡计方法组合逻辑方法设计.av上图为164页基本设计方法2 .设计举例例1、设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，提案通过，同时A具有否决权。用及非门实现。解：分析设计要求，列出真值表设A、B、C三个人表决同意提案时用1表示，不同意时用O表示；Y为表决结果，提案通过用1表示，通不过用O表示，同时还应考虑A具有否决权。由此可列出如下真值表。输入输出5C-4X.OO011110ABCYOOOO00000OO1O10(LQ9O1OOO11O1OOO1O1111O11111、将输出逻辑函数化简后，变换为“及非”表达式。用上述的卡诺图进行化简。由卡诺图可得最简“及或”式：Y=AC+BC根据题意，将上式变换成“及非”表达式为：Y二前而二用菽根据输出逻辑函数画逻辑图。根据式可画出如下图所示的逻辑图。A*6、3编码器教学要求。掌握编码的原理o了解编码器的电路结构。理解编码器的功能和应编码、编码器的定义:。将具有特定意义的信息编成相应二进制代码的过程，称为编码。实现编码功能的电路，称为编码器。其输入为被编信号，输出为二进制代码。编码器的分类：。二进制编码器：用n位二进制代码对2私个信号进行编码的电路。二一十进制编码器：将。9十个十进制数转换为二进制代码的电路。优先编码器：电路只对输入的信号按照优先级别的约定进行编码。一、二进制编码器右图为由非门和及非门组成的3位二进制编码器。IOI7为8个编码输入信号，输出Y2、Y1和YO为三位二进制代码。其中：YO=11.13.15.TTY1=2.13.16.TTY2=14.15.16.17编码器在任何时刻只能对一个输入信号进行编码，不允许有两个或两个以上的输入信号同时请求编码，否则输出编码会发生混乱，即10、H-I7这8个编码信号是相互排斥的。在I1I7为O时，输出就是IO的编码，故IO未画出。由于该编码器有8个输入端，3个输出端，故称8线一3线编码器。3位二进制编码器的真值表输入输出1OOOOOOOOOOO1OOOOOOOO1OO1OOOOOO1OOOO1OOOOO11OOOO1OOO1OOOOOOO1OO1O1OOOOOO1O11OOOOOOOO1111二、二-十进制编码器右图为由非门和及非门组成的二-十进制编码器。IOI9为10个待编码的输入信号，输出Y3、Y2、YKYo为4位二进制代码。其中：YO=11.13.15.17.19Y1=I2.13.16.TTY2=14.5.6.HY3=18.19当编码器某一个输入信号为1而其它输入信号都为0时，则有一组对应的数码输出，如17=1时，Y3Y2YlY=0111o输出代码各位的权从高位到低位分别为8、4、2、1。因此，该电路为8421BCD码编码器。Il19都为O时，输出便为IO的编码，故图中IO未画。该编码器输入IO19这10个编码信号也是相互排斥的。二-十进制编码器的真值表输入输出10000000000000010000000000010010000000001000010000000011000010000001000000010000010100000010000110000000010001110000000010100000000000011001X为兄见CT74LS147TTTTTTTnkAL-GAZa三、集成优先编码器一CT74LS147在上述编码器中，输入信号之间是相互排斥，而在优先编码器中就不存在这个问题，它允许同时输入数个编码信号，而电路只对其中优先级别最高的信号进行编码，而不会对级别低的信号编码，这样的电路称作优先编码器。在优先编码器中，是优先级别高的编码信号排斥级别低的。至于优先权的顺序，这完全是根据实际需要来确定的。右图为二一十进制优先编码器CT74LS147的逻辑功能示意图，又称为10线一4线优先编码器。Y3.Y2.五.而为数码输出端，输出为842IBCD码的反码。11-I9为编码信号输入端，输入低电平0有效，这时表示有编码请求。输入高电平1无效，表示无编码请求。在11i9,西的优先级别最高，依次类推，n的级别最低。也就是说，当西=O时，其余信号输入任何值都不起作用，只对西编码，输出酉Y2.Yl.YO=OllO,为反码，其原码为100L没有10,这是因为当亘访都为高电平1时，输出石Y2.flYO=Illl,其原码为OOO0,相当于输入而请求编码。因此，在逻辑功能示意图中没有输入端100二-十进制编码器的真值表输入输出Il1213141516171819Y3Y2YlYO1111111111111XXXXXXXX00110XXXXXXX010111XXXXXX0111000XXXXX01111001XXXX011111010XXX0111111011XX01111111100X01111111110101111111111106、4译码器教学要求。掌握译码的原理o了解译码器的电路结构o理解译码器的功能和应用译码、译码器的定义：。译码是编码的逆过程。译码是将表示特定意义信息的二进制代码翻译出来。实现译码功能的电路称为译码器。输入二进制代码，输出及输入代码对应的特定信息。译码器结构及原理演示一、二进制译码器右图为译码器CT74LS138的逻辑图。由于它有3个输入端、8个输出端，因此，又称3线-8线译码器。A2Al.AO为二进制代码输入端；Y7-Y0为输出端，低电平有效；STA.STB和京C为使能端，且EN=STa-STb-STc=STa-STb÷STc3线-8线译码器CT74LS138的功能表如表如下图所示。有功能表可以看山：只有当STA=1、STB=STC=0时，EN=I所有输出译码及非门解除封锁，译码器工作，输出低电平有效。除此之外所有输出译码及非门被封锁住，译码器不工作，输出用-而都为高电平1。CT74LS138的输出逻辑函数式Y0=A2-Al-AO=SO11=A2-Al-AO=JSY2=A2-Al-A0=三Y3=A2-Al-A0=S3Y4=A2-A1-A0=三i4Y5=A2-Al-A0=S5Y6=A2-Al-A0=S6Y7=A2-Al-A0=三7由此可见：二进制译码器的输出将输入二进制代码的各种状态都译出来了。因此，二进制译码器又称全译码器。由于输出低电平有效，因此，它的输出提供了输入变量全部最小项的反逻辑。3线-8线译码器CT74LS138的功能表输入输出STaSTb+STcA2AlAOYOYlY2Y3Y4Y5Y6YTX1XXX111111110XXXX111111111000001111111100011011111110010110111111OO11111O11111O1OO1111O1111O1O111111O111O11O111111O11O1111111111OCT74LS138应用（逻辑功能扩展）右图为用两片CT74LS138组成的4线一16线译码器的逻辑图。CT74LS138(1)为低位片,CT74LS138(2)为高位片。AAOYOaYl将低位片的STA接至高电平1,高位片的STA和低位片的而相连作为A3,同时将低位片的宜C和高位片豆B、而C相连作使1Ax,AC口21SrAAIY3丫能端E,便组成了4线一16线译码器。国x4YS当E=I时，两个译码器都不工作，输出都为高电平1。当FSfcY6VYrE=O时，译码器工作。CT74LS13a(l)AYQAYl当A3=0时，低位片工作，这时，输出酉-而由输入A2A1A0决定。由于高位片的STA=A3=0而不能工作，输出而一访都为STA&Y3高电平L从4丫5I丫6Y?当A3=l时，低位片的而=A3=1不工作，输出酉-而都为高CT74LS138电平1。当高位片的STA=A3=1,STc=STb=O,处于工作状态，输出由一访由输入二进制AlAlAO决定。二、二-十进制译码器右图所示为4线一10线译码器CT74LS42的逻辑图。图中A2、AKAO为输入端，Y9YO为输出端，低电平有效。下图所示为CT74LS42功能表。由功能表可知，CT74LS42输入为842IBCD码，输出为0有效。代码I(HO1111没有使用，称作伪码。根据功能表也可得其输出表达式：YO=A3-A2-A1-AOY5三A3-A2-A1-AOY2=A3-A2-A1-AOY6=A3-A2-A1-AOY3=A3-A2-AI-AOY7=A3-A2-A1-AOY4=A3-A2-A1AOY8=A3-A2-A1-AOY5=A3-A2-AI-AOY9=A3-A2-A1-AO当输入伪码IOIO1111时，输出Y9YO都为高电平1,不会出现低电平0。因此，译码器不会产生错误译码。CT74LS42的每个输出及非门有4个输入端。因此,如输出Y8和Y9不用，并将A3作使能端使用时，则CT74LS42可作3线一8线译码器使用。CT74LS42功能表十进制数输入输出A3A2AlAO¥0YlY2Y3Y4¥5Y6YTY8Y90000001111111111000110111111112001011011111113001111101111114O1OO1111O111115O1O111111O11116O11O111111O1117O1111111111O1181OOO11111111O191OO1111111111O1O1O11111111111O11111111111111OO111111111111O11111111111111O111111111111111111111111三、数码显示译码器。在数字系统中，经常需要将数字或运算结果显示出来，以便人们观测、查看。因此，：路是数字系统的重要组成部分。显示译码器主要由译码器和驱动器两部分组成，通常都集成在一显示译码器的输入一般为二一十进制代码，其输出的信号用以驱动显示器件，显示出十进制数字效亨向示I译码器数字显示.av1 .七段数字显示器常见的七段数字显示器有半导体数码显示器（LED）和液晶显示器（LCD）等。这种显示器由七段可发光的字段组合而成。（1） .七段半导体数码显示器右下图所示为由七段发光二极管组成的数码显示器的外形,利用字段的不同组合,可分显示出O9十个数字。发光二极管数码显示器的内部接法有两种：为共阳接法、共阴接法。如左下图所示。（2） .液晶显示器液晶是液态晶体的简称。它是既具液体的流动性、又具光学特性的有机化合物，其透明度和颜色受外加电场的控制，利用该特点，可做成电场控制的7段液晶数码显示器，其字形和7段半导体显示器相近。这种显示器在没有外加电场时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈现透明状态，不显示数字。当在相应字段的电极加上电压时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，从而破坏了液的逻辑功能示意图晶分子的整齐排列，使入射光产生了散射而变得混浊，使原来透明的液晶变成了暗灰色，从而显示出相应的数字。将液晶的7个电极做成8字形，则只要在7个电极上按7段字形的不同组合加上电压，便可显示出相应的数字。液晶显示器的主要优点是功耗极小，工作电压低。缺点是显示不够清晰，响应速度慢。2、七段显示译码器右图所示为4线-7段译码器/驱动器CC14547的逻辑功能示意图。其中：D、C、B、A为输入端，输入为842IBCD码，BT为消隐控制端，Ya-Yg为输出端，高电平1有效。IJIIrO】IIeI,I；LOCL4547BIDCBA就IIIII4段-7段译码器/驱动器CC14547的功能表111OOOOOOOOO消隐111O1OOOOOOO消隐1111OOOOOOOO消隐11111OOOOOOO消隐三、用译码器实现组合逻辑函数。由于二进制译码器的输出为输入变量的全部最小项，即每一个输出对应一个最小项，而任何一个逻辑函数都可变换为最小项之和的及或标准式，因此，用译码器和门电路可实现任何单输出或多输出的组合逻辑函数。当译码器输出低电平有效时，选用及非门；当输出为高电平有效时，选用或门。例：试用译码器和门电路实现逻辑函数：Y=ABCABC+C解：根据逻辑函数选用译码器。由于逻辑函数YA、B、C三个变量,故应选用3线-8线译码器CT74LS138o其输出为低电平有效。写出Y的标准及一或表达式为：Y=ABC+ABC+C=ABC+ABC+ABC+ABC+ABC=IDl+m3+m5+lD6+lD7=IDl.m3.11>5.me.IDT将逻辑函数Y及CT74LS138的输出表达式进行比较。设A=A2、B=AKC=AO,比较结果得：Y=Yi.Y3.Y.Y.Yt画连线图。根据上式可画出右图所示的连线图。6、5数据选择器和分配器教学栗求o掌握数据选择器的工作原理O了解数据选择器器的电路结构O理解译码器的功能和应用O了解数据分配器的基本作用。在多路数据传输过程中，经常需要将其中一路信号挑选出来进行传输,这就需要用到数据选择器。在数据选择器中，通常用地址输入信号来完成挑选数据的任务。多路数据分配器的功能正好和数据选择器的相反，它是根据地址码的不同，将一路数据分配到相应的一个输出端上输出。一、数据选择器根据地址码的要求，从多路输入数据中选择其中一路输出的电路，称为数据选择器。1.4选1数据选择器右图所示为4选1数据选择器的逻辑图。D3D0为数据输入端，AKAO为地址信号输入端，Y为数据输出端，ST为使能端或选通端，输入低电平有效。下表所示为4选1数据选择器的功能表。由功能表可写出输出逻辑函数式：Y=(AAoDo+AiAoD+AAD2+AAoD3)ST当ST=I时，输出Y=O,选择器不工作。当ST=O时，数据选择器工作。其输出为：(MAoDo+AiAoD+AAD2+AAoD3)ST右图所示为CMOS双4选1数据选择器CC14539STA1CC1453911-1亘N0-2可ID0IDlID21D32D02Di2D32D3的逻辑图。它由两个相同的4选1数据选择器组成。D3D0为数据输入端，AkAO为共用地址信号输入端,ST为使能端，低电平有效，Y为数据输出端。逻辑功能如上表所示。2 .8选1数据选择器下图所示为TTL8选1数据选择器CT74LS151的逻辑功能表和逻辑示意图输入输出YYSTA2AlAOYY1XXX010000DO及Y相反0001DlIASf-CAUST*CT74LS151aDCD15D3D.D5D6D70010D20011D3DC一0100D4111111110101D50110D70111D7当面=1时，输出Y=O,选择器不工作。当面=0时，数据选择器工作。其输出为:=A2AiA0D0+A2AlA0Dl+A2AlAD2+A2AlA0D3+A2A1AoD4+A2A1A0D5+A2A1AoDe+A2A1AoDt3 .用数据选择器实现组合逻辑函数由于数据选择器在输入数据全部为1时，输出为地址输入变量全体最小项的和，因此，它是一个逻辑函数的最小项输出器。任何一个逻辑函数都可写成最小项之和的形式，所以，用数据选择器可很方便地实现逻辑函数，其方法是：如数据选择器输出表达式中包含逻辑函数的最小项时，则相应的数据取1,而对于逻辑函数中没有的最小项，数据选择器输出表达式中对应的最小项应去掉，为此，相应的数据取0。这时，数据选择器输出的就是要实现的逻辑函数。因此，用数据选择器可实现任何一个逻辑函数。例、试用数据选择器实现逻辑函数Y=AB+AC+BC解：选用数据选择器。由于逻辑函数Y中有A、B、C三个变量，所以，可选用8选1数据选择器,现选用CT74LS151o写出逻辑函数的标准及一或表达式。逻辑函数Y的标准及一或表达式为Y=AB+AC+BC=ABC+ABC+ABC+ABC比较Y和Y'两式中最小项的对应关系。设Y=Y，,Y=Y2,B=ALC=AO,丫，式中包含Y式中的最小项时，数据取1,没有包含Y式中的最小项时，数据取0。由此得：D=Dl=D2=D4=O,D3=D5=D6=D7=11IrYIASfj-CAB-c-sty，AjrCT74LS151AlAflDeIDID2D?0D5D6D7画连线图。根据上式可画出右图所示的连线图。±AI二、数据分配器数据分配是数据选择的逆过程。根据地址信号的要求，将一路数据分配到指定输出通道上去的电路，称为数据分配器。如将译码器的使能端作为数据输入端，二进制代码输入端作为地址信号输入端使用时，则译码器便成为一个数据分配器。右图所示为由3线一8线译码器CT74LS138构成的8路数据分配器。图中：A2AO为地址信号输入端，而一YT为数据输出端，可从使能端STA、STB而七中选择一个作4azA0AlA2oy1A刃4AoA1AZAF1Y3输输44为数据输入端Do如而1S或录作为数据输入端D时，耳A元出D出5TbA又I沆输出原码，接法如左图所示；如STA作为数据输入端D时，输出反码，接法如右图所示。D-SfcA兀r-5AY7/6、6加法器和数值比较器教学要求。了解加法器的电路结构O理解加法器的工作原理和应用。理解数值比较器的的功能O掌握数值比较器的应用一、加法器只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。如在第i位的两个加数Ai和Bi相加：0+0=0；0+1=1；l+l=10o可见，它除产生本位和数Si之外，还有一个向高位的进位数CL根据上面的加法规则，可列出下表所示半加器的真值表：输入输出由真值表可得出输出逻辑函数式为：Si=AiBi+AiBiCi=AiBiAiBiSiCi0000011010101101左图所示为半加器逻辑电路图和逻辑符号，框内为加法运算总限定符号，“CO”为进位1 .半加器2 .全加器即考虑两个一位二进制数相加，还考虑来自低位进位数相加的运算电路，称为全加器。如在第i位二进制数相加时，被加数、加数和来自低位的进位数分别为Ai、Bi、Ci-1,输出本位和及向相邻高位的进位数为Si、Cio根据上面的运算规则，可列出下表所示全加器的真值表：输入输出下图所示为全加器的逻辑符号。框内AiBiCi-ISiCiOOOOO“Ci”为进位输入的限定符号OO11OO1O1OO11O1yBiDI1OO1OCi-ICICOCi1O1O111OO1111113.多位加法器实现多位加法运算的电路，称为加法器。下图所示为由4个全加器组成的4位串行进位的加法器。低位全加器输出的进位信号依次加到相邻高位全加器的进位输入端CiO。最低位的进位输入端Ci接地。每一位的相加结果必须等到低一位的进位信号产生后才能建立起来。二、数值比较器。用于比较两个数大小或相等的电路，称为数值比较器。L1位数值比较器当两个一位二进制数A和B比较时，其结果有三种情况：A>A、A=A、A<Ao比较结果用Y(A>B)、Y(A=B)和Y(A<B)表示。设：A>A0t,Y(A>B)=IoA=B时,Y(A=B)=IoA<B时，Y(A<B)=Io由此得：1位数值比较器的真值表1位数值比较器的真值表输入输出ABY(A>B)Y(A=B)Y(A<B)00010010011010011101根据真值表可写出逻辑函数表达式为由此式可画出右图所示的该比较器的逻辑图。1<3&&h.嘀lj(A<B)(A=B)xA>S)2.4位数值比较器如两个4位二进制数A=A3A2A1A0和B=B3B2B1B0进行比较时，则需从高位到低位逐位进行比较。只有在高位数相等时，才能进行低位数的比较。当比较到某一位数值不等时，其结果便为两个4位数的比较结果。如A3>B3时，则AB；如A3VB3时，则AVB；如A3=B3,A2>B2时,则A>B；如A3=B3,A2VB2时,则A<Bo其余以此类推，直到比较出结果为止。At%A3(a<b)BOBlY(A=B)¾'(A>B)Iaa)右图所示为4位数值比较器CC14585的逻辑功能示意图。A3、A2、Al、AO和B3、B2、Bl、BO为两组相比较的4位二进制数的输入端；I(AB)、I(A=B),I(A<B)为级联输入端；Y(A>B)>Y(A=B)、Y(AVB)为比较结果输出端。4位数值比较器CC14585的功能表输入级联输入输出A3B3A2B2AlBlAoBoI(A<B)I(A=B)I(A>B)Y(A<B)Y(A=B)Y(A>B)A3<B3XXXXXX100A3=B3A2<B2XXXXX100A3=B3A2=B2AKBlXXXX100A3=B3A2=B2Al=BlA<BXXX100A3=B3A2=B2Al=BlAo=Bo100100A3=B3A2=B2Al=BlAO=BO010010A3=B3A2=B2AI=BlAO=BO001001A3>B3XXXXX1001A3=B3A2>B2XXXX1001A3=B3A2=B2A1>B1XXX1001A3=B3A2=B2Al=BlA>BXX1001数值比较器CC14585的使用方法：。只比较两个4位二进制数时，将扩展端I(A<B)接低电平，I(A>B)和I(A=B)接高电平。当比较两个4位以上8位以下的二进制数时，应先比较两个高4位的二进制数，在高位数相等时，才能比较低4位数。只有在两个4位二进制数相等时，输出才由I(A>B),I(A<B)、I(A=B)决定。三、数值比较器的扩展当两个大于4位的二进制数需要比较时,4位二进制数值比较器就不够用了，需要进行比较器功能的扩展，下图所示为用两片CC14585组成的8位数值比较器。两个8位二进制数的高4位A7A6A5A4和B7B6B5B4接到高位片CC14585(2)的数据输入端上，而低4位二进制数A3A2AlAO和B3B2B1B0接低位片CCl4585(1)的数据输入端上。同时将低位片的I(A<B)接低电平O,I(A>B)和I(A=B)接高电平1。由于Y(A>B)是由Y(A<B)和Y(A=B)产生的，因此，只需将低位片的Cel4585(1)的输出比较结果Y(A<B)和Y(A=B)及高位片CeI4585(2)的扩展端I(A<B)和I(A=B)相连就可以了。由下图可看出，当I(A>B)为高电平1时，Y(A>B)有输出；当I(A>B)为低电平。时，Y(A>B)被封锁，输出为低电平0。因此，正常工作时，I(A>B)应接高电平1。6、7组合逻辑电路中的竞争冒险教学要求o理解竞争冒险现象产生的原因O理解消除竞争冒险现象的方法一、竞争冒险现象及其产生的原因组合逻辑电路和其他电路一样，在实际使用中会出现及理论设计分析的差别。其中“竞争”“冒险”就是可能遇到的问题。竞争：由于信号通过导线、门电路信号发生变化时，都存在时间延迟，使同一个门的一组输入信号,通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间会有先有后，这种现象称为竞争。，冒险：逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称过渡干扰脉冲）的现象，称为冒险。原因分析例、在如左下图所示的电路中，理想的输出波形如中下图所示，但实际的输出波形出现了“竞争冒险”现象，如右下图所示。Gl1Y/1_LL_厂Y1aJA色1ILTY原因分析G2门的两个输入信号A、由于传输路径不同，到达G2输